台积电将先进 CoPoS 封装量产时间推迟至 2030 年第四季度

台积电（TSMC）已将下一代 CoPoS 封装技术的量产时间推迟到 2030 年第四季度。这一长达约两年的延迟延长了当前 CoWoS 平台的战略重要性，并重塑了整个半导体供应链的投资逻辑。

根据 DigiTimes 周五援引供应链消息人士的报道，“首批采用 CoPoS 封装的产品目前预计将在 2030 年底前推出，而此前市场预期为 2028 年”。

更新后的时间表显示，台积电将于 2026 年第三季度开始安装研发设备，试产线订单将在一年后紧随其后。相比之下，包括英伟达（Nvidia）和 AMD 在内的主要客户已经将未来两年的当前 CoWoS（晶圆级芯片封装）产能全部订满。

此次推迟使那些寄望于 CoPoS 早期放量的设备和材料供应商的前景变得黯淡，同时为 CoWoS 和 SoIC 供应链中已确立的合作伙伴提供了显著的收入助力。这一转变巩固了台积电在中期内对当前一代封装技术的依赖，影响了未来 AI 加速器的性能扩展路线图。

CoWoS 与 SoIC 扩张填补空白

随着 CoPoS 更加遥不可及，台积电正在加速扩张其现有的先进封装解决方案。来自英伟达、AMD 及各家 ASIC 客户的需求已完全占用了该公司未来两年的 CoWoS 产能。

与此同时，台积电计划大幅扩大其 SoIC（系统整合芯片）产能。该公司的目标是将其嘉义厂的月产量从目前的近 1 万片增加到 2027 年的 5 万片。据报道，英伟达将成为这一新增产能的主要承购方，其中约 10% 将用于共封装光学（CPO）应用。此举为混合键合设备供应商提供了清晰的长期订单可见性。

技术障碍推后 CoPoS 时间表

延迟主要源于 CoPoS（紧凑型基板封装）架构中的根本性技术挑战，特别是与在整个封装过程中实现“均匀性”和控制“翘曲”相关的挑战。据 DigiTimes 报道，台积电为其开发伙伴设定了极高的门槛。

据报道，该公司要求部分设备供应商签署限制性协议，防止他们向其他客户销售相关工具或技术。这些严格的要求增加了整个供应链的开发成本和复杂性，导致了时间表的延长。

供应链重新适应新现实

路线图的改变所产生的连锁反应超出了台积电的直接供应商。据报道，由英伟达及其合作伙伴矽品（SPIL）主导的一项名为 CoWoP 的竞争封装计划目前也面临潜在延迟。该替代方案的技术难度和高昂成本显然挫伤了参与者的积极性。

由于 CoPoS 生产已成为一个遥远的目标，且 CoWoP 的前景不明，市场焦点已转向台积电的 CoWoS 和 SoIC 路线图。这两项技术在可预见的未来仍将是台积电先进封装战略的核心支柱，迫使整个供应链重新评估资本支出和订单结构。

本文仅供参考，不构成投资建议。