台積電將先進 CoPoS 封裝量產時間延後至 2030 年第四季

台積電（TSMC）已將下一代 CoPoS 封裝技術的量產時間延後到 2030 年第四季。這一長達約兩年的延遲延長了當前 CoWoS 平台的戰略重要性，並重塑了整個半導體供應鏈的投資邏輯。

根據 DigiTimes 週五援引供應鏈消息人士的報導，「首批採用 CoPoS 封裝的產品目前預計將在 2030 年底前推出，而此前市場預期為 2028 年」。

更新後的時間表顯示，台積電將於 2026 年第三季開始安裝研發設備，試產線訂單將在一年後緊隨其後。相比之下，包括輝達（Nvidia）和 AMD 在內的主要客戶已經將未來兩年的當前 CoWoS（晶圓級晶片封裝）產能全部訂滿。

此次推遲使那些寄望於 CoPoS 早期放量的設備和材料供應商的前景變得黯淡，同時為 CoWoS 和 SoIC 供應鏈中已確立的合作夥伴提供了顯著的收入助力。這一轉變鞏固了台積電在中期內對當前一代封裝技術的依賴，影響了未來 AI 加速器的性能擴展路線圖。

CoWoS 與 SoIC 擴張填補空白

隨著 CoPoS 更加遙不可及，台積電正在加速擴張其現有的先進封裝解決方案。來自輝達、AMD 及各家 ASIC 客戶的需求已完全佔用了該公司未來兩年的 CoWoS 產能。

同時，台積電計劃大幅擴大其 SoIC（系統整合晶片）產能。該公司的目標是將其嘉義廠的月產量從目前的近 1 萬片增加到 2027 年的 5 萬片。據報導，輝達將成為這一新增產能的主要承購方，其中約 10% 將用於共封裝光學（CPO）應用。此舉為混合鍵合設備供應商提供了清晰的長期訂單可見性。

技術障礙推後 CoPoS 時間表

延遲主要源於 CoPoS（緊湊型基板封裝）架構中的根本性技術挑戰，特別是與在整個封裝過程中實現「均勻性」和控制「翹曲」相關的挑戰。據 DigiTimes 報導，台積電為其開發夥伴設定了極高的門檻。

據報導，該公司要求部分設備供應商簽署限制性協議，防止他們向其他客戶銷售相關工具或技術。這些嚴格的要求增加了整個供應鏈的開發成本和複雜性，導致了時間表的延長。

供應鏈重新適應新現實

路線圖的改變所產生的連鎖反應超出了台積電的直接供應商。據報導，由輝達及其合作夥伴矽品（SPIL）主導的一項名為 CoWoP 的競爭封裝計劃目前也面臨潛在延遲。該替代方案的技術難度和高昂成本顯然挫傷了參與者的積極性。

由於 CoPoS 生產已成為一個遙遠的目標，且 CoWoP 的前景不明，市場焦點已轉向台積電的 CoWoS 和 SoIC 路線圖。這兩項技術在可預見的未來仍將是台積電先進封裝戰略的核心支柱，迫使整個供應鏈重新評估資本支出和訂單結構。

本文僅供參考，不構成投資建議。