SK海力士聘美工程師研發3D堆疊DRAM 驅動邊緣AI

SK海力士正在聖荷西招募設計工程師，開發3D堆疊DRAM-on-Logic封裝技術，該技術將記憶體直接堆疊在邏輯晶片之上，以克服限制手機裝置端AI運算的頻寬瓶頸。

「記憶體與邏輯的整合，是在現有架構限制下最大化AI效能的關鍵突破，」SK海力士研發主管四月在台積電技術研討會上表示，該技術被列為三大策略支柱之一，其餘兩項為客製化HBM及高頻寬快閃記憶體。

此方案以3D架構取代傳統的封裝堆疊（PoP）封裝技術；傳統PoP僅將兩顆晶片垂直堆疊，而3D架構可縮短互連距離，並在相同尺寸內增加資料傳輸通道。蘋果A19 Pro（當前旗艦智慧型手機處理器）的記憶體頻寬最高僅達每秒75.8GB，分析師認為該數據不足以應付裝置端的即時AI推論。

SK海力士在HBM市場佔有主導地位，包辦Nvidia Vera Rubin平台約三分之二的HBM4供應量，如今更將記憶體領導地位延伸至邊緣運算領域。此舉使該公司得以從蘋果與高通的需求中獲利，因手機製造商正競相推出在本地而非雲端運行的AI功能。

為何記憶體頻寬成為瓶頸

蘋果、高通、聯發科及三星等廠商的手機晶片組在AI運算能力上顯著提升，但記憶體頻寬的進展未能跟上腳步。行動應用處理器採用的傳統PoP封裝限制了DRAM與邏輯晶片之間的資料通道數量，對需要快速數據移動的大型語言模型形成了瓶頸。

SK海力士的3D堆疊DRAM-on-Logic技術透過將記憶體直接置於處理器之上，並以數千條垂直互連取代PoP有限的邊緣連接來解決此問題。其結果是更高的頻寬與更低的功耗——這對運行AI工作負載的電池驅動裝置至關重要。

該公司已與一家未具名的美國客戶建立合作關係，將此技術商業化。業界分析師認為蘋果很可能是該合作夥伴，原因是這家iPhone製造商據傳正為其即將推出的A20 Pro晶片，從InFO-PoP封裝轉向晶圓級多晶片模組封裝。

競爭對手爭相解決記憶體問題

SK海力士並非唯一追逐此一機會的業者。高通正與中國記憶體製造商長鑫存儲合作，為其神經處理單元開發3D DRAM。三星正研發模仿HBM設計的低延遲寬頻DRAM，用於行動裝置，目標是比LPDDR5X提高150%的頻寬。華為也在探索將HBM式記憶體用於智慧型手機，不過技術成本高昂且良率偏低，仍是障礙。

根據美國銀行數據，HBM市場預計到2026年將達到546億美元。SK海力士擴展至邊緣AI記憶體領域，是其在此領域主導地位的自然延伸。該公司的龍仁Y1工廠已於七月開始採購設備，而其清州NAND產線預計投入約100兆韓元的擴建投資。HBM4E 12層樣品已交付給主要客戶。

對投資人而言，問題在於時間點。據報導，蘋果iPhone 18 Pro已進入量產，這使得3D堆疊DRAM出現在A20 Pro上的可能性不高。預計2027年或更晚首次亮相的可能性較大。SK海力士在韓國交易所掛牌，近期更透過一檔265億美元的上市產品首次登陸美國市場，為投資人提供了直接參與這家處於雲端與邊緣AI記憶體供應核心地位公司的機會。

本文僅供資訊參考，不構成投資建議。