西門子與輝達聯手推自驗證晶片AI，目標實現10倍加速

西門子正將其晶片設計AI代理轉變為自我驗證系統，讓每個決策都經過物理引擎檢查，目標是實現快10倍的表徵速度，並將代幣成本降低5到10倍。

西門子正在為晶片設計中的AI代理建構閉環，強制它們針對確定性簽核工具驗證每一個決策，目標是讓資料庫表徵速度提升10倍，並將代幣成本降低5到10倍。這項與輝達擴大的合作於7月26日宣布，將Fuse EDA AI代理系統轉變為西門子所稱的「自驗證工作流程」——一種長期運行的代理，能夠針對決定設計是否通過的同一套引擎，自行檢查其工作成果。

西門子EDA資深副總裁兼首席AI策略長Amit Gupta表示：「我們與輝達的擴大合作，將強化我們領域專屬的工業AI、基於物理的EDA引擎以及加速運算，從而建立值得信賴的自驗證AI工作流程。」

Fuse EDA AI代理系統最初於2026年3月在輝達GTC大會上推出，如今已整合至西門子的Intelligence Center X企業級AI環境。該系統運行於輝達的NeMo Gym代理訓練函式庫、具備角色權限控管與稽核軌跡的OpenShell安全運行環境，以及搭載Switchyard推理框架的Nemotron模型。這些代理涵蓋整個設計流程——從Catapult高階合成與Questa One驗證，到Solido客製IC設計、Aprisa物理實現、Calibre簽核、Tessent可測試性設計，以及Innovator3D IC中的3D IC整合與Xpedition中的電路板布局。

這項宣布的時機，正值西門子、Synopsys與Cadence三大EDA廠商競相向對大型語言模型仍持謹慎態度的晶片團隊推銷代理式AI。據西門子表示，僅驗證一項就佔據了高達70%的設計工作量。輝達股價目前交易在約35倍預期本益比，隨著其AI基礎設施嵌入工業EDA工作流程，該公司可望受惠——IDC估計這是一塊每年高達140億美元的市場。

代理式晶片設計中的信任難題

核心創新在於架構：西門子並非任由AI模型的輸出自行通過，而是將每個代理決策導向其確定性的簽核引擎——Calibre進行設計規則檢查、Questa One進行功能驗證——這些引擎會回傳獨立於模型判斷的「通過或不通過」結果。這解決了晶片團隊對於將實際工作交給大型語言模型始終保持謹慎的根本原因：暫存器轉移層級程式碼中的一個自信錯誤，或是一個被忽略的設計規則違規，只有在光罩成本已經投入的tapeout階段才會浮現。

此次發布中唯一具名客戶——意法半導體的非揮發性記憶體設計經理Gianbattista Lo Giudice表示：「將佈局見解直接與電氣行為關聯起來的能力至關重要。」他的團隊「正計劃在我們持續進行的設計活動中測試並驗證這些優勢。」

兩款產品，一個未經驗證的速度主張

具體交付成果包括具備代理式工作流程的Solido表徵套件——可生成並驗證Liberty時序檔案，以及全新的Solido佈局分析器——可對後佈局設計中的寄生與佈局相依效應進行自然語言提示。西門子聲稱，該表徵工作流程可將周轉時間縮短超過10倍，並將代幣成本降低5到10倍。輝達自身針對同一合作案的公告則將代幣成本降幅定在超過10倍——兩家公司對此差異均未作出解釋。兩份公告均未說明作為基準的設計、製程節點或工程師工時。

在驗證方面，西門子將其於2026年2月推出的Questa One代理工具套件，與輝達的Nemotron 3 Ultra推理模型配對。西門子表示，該模型在代理式RTL基準測試中領先其他開源模型，引用ACE-RTL——這是由輝達研究院開發的代理系統，並且是在輝達自行發布的Verilog問題集上進行評測。

投資視角

代理層正是三大EDA巨頭——西門子、Synopsys與Cadence——競爭加速效果的地方，而這些加速效果目前尚未經任何獨立機構審核。但可以核實的是西門子的收購動向：在設計自動化會議之前的一週內，該公司收購了聖地牙哥的Precision Innovations——一家基於開源OpenROAD框架開發AI驅動晶片規劃的公司，以及格勒諾布爾的Defacto Technologies——一家開發自動化系統單晶片組裝的公司。兩筆交易的金額均未揭露。這些收購為Fuse代理系統提供了更多設計創建與規劃工具——這是一個比那些無法驗證的10倍說法更具意義的實質性承諾。

本文僅供資訊參考，不構成投資建議。