楷登電子與台積電深化合作，利用 2 奈米技術加速 AI 芯片開發

楷登電子與台積電正在擴大合作，旨在讓芯片設計人員及早接觸下一代製造工藝，從而縮短開發更強大、更高效的 AI 硬體所需的時間。

楷登電子（Cadence Design Systems Inc.，納斯達克股票代碼：CDNS）正在擴大其與台灣積體電路製造股份有限公司（台積電）的長期合作關係，以加速人工智能驅動型芯片開發。此次合作將為芯片設計人員提供台積電最先進工藝節點（包括即將推出的 A14 和 N2 技術）的認證工具和知識產權 (IP) 的早期訪問權限，旨在減少設計迭代次數，並加快複雜的 AI 和高性能計算 (HPC) 芯片的上市時間。

台積電生態系統與聯盟管理部門總監 Aveek Sarkar 表示：「AI 計算工作負載日益增長的需求，加上緊縮的設計週期，需要先進且高能效的芯片技術、流線化的設計流程以及經過矽驗證的 IP。通過與楷登電子等開放創新平台® (OIP) 生態系統夥伴的合作，我們讓客戶能夠滿懷信心地利用台積電最新的工藝技術設計尖端芯片。」

該合作夥伴關係使客戶能夠使用全套楷登電子數位和定制/模擬工具，這些工具已通過台積電 N2 和 A16 節點的認證。這包括楷登電子旗下的 EDA 平台，如 Innovus Implementation System 和 Virtuoso Studio。合作還延伸到先進封裝領域，楷登電子的 Integrity 3D-IC 平台支持台積電最新的 3DFabric 技術，這對於構建生成式 AI 所需的大型複雜系統至關重要。

兩家公司之間的這種深度整合，對於一個正在應對摩爾定律前沿設計所帶來的巨額成本和複雜性的行業至關重要。對於英偉達 (Nvidia)、安謀 (Arm) 以及新興的 AI 加速器初創公司而言，擁有針對台積電最新製造工藝經過驗證和優化的工具與 IP，可以使開發週期縮短數月，並降低昂貴的芯片失效風險，這在瞬息萬變的 AI 硬體市場中是一項關鍵優勢。

下一代節點與代理式 AI

此次合作的一個關鍵焦點是台積電的下一波工藝技術，包括 A14 和 N2 節點。台積電的 A14 是其 A16 技術的直接縮小版，在保持完全設計規則兼容性的同時，可節省 6% 的面積，從而讓客戶實現更平滑的過渡。N2 工藝是台積電首個使用奈米片晶體管的工藝，目前也正在通過 N2U 進行更新，後者將提供進一步的性能提升和功耗降低。

楷登電子正在通過開發其所謂的「代理就緒 (agent-ready)」設計流程，為其軟體應對這些未來節點做好準備。這涉及將代理式 AI 集成到其 EDA 工具中，該公司將這一戰略稱為「為 AI 而設計及以 AI 進行設計 (Design for AI and AI for Design)」。其目標是從工程師手動操作工具轉變為由 AI 代理編排從初始概念到最終簽核的整個芯片設計過程。

楷登電子高級副總裁兼總經理 Chin-Chi Teng 表示：「先進節點的 AI 芯片創新需要一種涵蓋完整設計週期、並能從 SoC 擴展到小晶片 (chiplet) 和 3D-IC 架構的簽核就緒方案。通過與台積電的合作，我們正在通過將認證流程與經過矽驗證的 IP 相結合，推進我們的『為 AI 而設計及以 AI 進行設計』戰略。」

客戶勢頭與競爭格局

該合作夥伴關係已經受到了客戶的青睞。新聞稿強調，早期和主流公司都在積極利用台積電的 3 奈米和 2 奈米技術進行設計。AI 推理加速器初創公司 Positron 正在台積電的 N3P 工藝上使用楷登電子的 PCIe 6.0 IP。這突顯了擁有預先驗證的高速接口 IP 的重要性，而這正是芯片設計中的一個重大瓶頸。

面對日益激烈的競爭，此次合作使楷登電子和台積電能夠保持領先地位。雖然台積電是先進 AI 芯片領域的主導代工廠，但也面臨著來自三星代工 (Samsung Foundry) 和復興的英特爾代工服務 (Intel Foundry Services) 的挑戰。通過與楷登電子等關鍵生態系統夥伴緊密合作，台積電為芯片設計人員打造了一個更具粘性的平台，使競爭對手更難獲得立足點。對於楷登電子而言，與台積電路線圖的緊密整合確保了其工具對於製造最先進芯片（這一市場每年價值數十億美元）的公司來說始終不可或缺。

本文僅供參考，不構成投資建議。