IBM trình làng chip dưới 1nm với hiệu suất vượt trội 50% so với node 2nm

Kiến trúc nanostack của IBM tích hợp gần 100 tỷ bóng bán dẫn trên một con chip nhỏ bằng móng tay, đưa Định luật Moore bước vào kỷ nguyên angstrom.

IBM đã công bố công nghệ chip bán dẫn dưới 1 nanomet đầu tiên trên thế giới, sử dụng kiến trúc bóng bán dẫn xếp chồng theo chiều dọc, tích hợp gần 100 tỷ bóng bán dẫn trên một diện tích nhỏ bằng móng tay — gần gấp đôi mật độ so với node 2nm của hãng.

"Đây không chỉ là một bước tiến gia tăng, mà là một bước nhảy vọt có ý nghĩa, chỉ ra một tương lai nơi điện toán trở nên mạnh mẽ hơn đáng kể mà không cần tăng tương ứng năng lượng tiêu thụ," Jay Gambetta, Giám đốc Nghiên cứu IBM kiêm IBM Fellow, cho biết.

Theo các kết quả kỹ thuật đã được công bố, node 0,7 nanomet (tương đương 7 angstrom) mang lại hiệu suất cao hơn tới 50% hoặc hiệu quả năng lượng cao hơn 70% so với các chip node 2nm của IBM ra mắt năm 2021. Kiến trúc nanostack được xây dựng dựa trên công nghệ nanosheet — do IBM tiên phong phát triển và đã trở thành tiêu chuẩn công nghiệp cho chip 3nm và 2nm tại TSMC cùng các nhà máy khác — bằng cách xếp chồng các bóng bán dẫn theo chiều dọc thay vì thu nhỏ các thành phần trên bề mặt wafer.

Bước đột phá này kéo dài lộ trình bán dẫn thêm ít nhất một thập kỷ, có nguy cơ mở rộng khoảng cách công nghệ đối với các đối thủ cạnh tranh vẫn đang thu nhỏ bóng bán dẫn nanosheet theo hai chiều. IBM dự kiến việc áp dụng thương mại trong vòng 5 năm và sản xuất đại trà trong vòng một thập kỷ, có khả năng định hình lại động lực cạnh tranh giữa TSMC, Samsung Foundry và Intel.

Thiết kế nanostack sử dụng tích hợp 3D tuần tự để ghép hai bóng bán dẫn — mỗi bóng chứa ba nanosheet dày 5 nanomet, tương đương khoảng 15 hàng nguyên tử silicon — thành một khối xếp chồng duy nhất. Kiến trúc này cho phép các bóng bán dẫn trên và dưới được chế tạo riêng biệt với các vật liệu khác nhau, mang lại khả năng tối ưu hóa hiệu suất và năng lượng mà các cấu trúc phẳng thông thường khó đạt được.

Các nhà nghiên cứu của IBM đã chứng minh tính khả thi của công nghệ này thông qua hoạt động của bộ nghịch lưu CMOS chức năng với hiệu năng chuyển mạch như kỳ vọng, được trình bày tại Hội nghị IEEE về Công nghệ và Mạch VLSI năm 2025. Tại hội nghị VLSI 2026, công ty đã cho thấy mức cải thiện 40% trong khả năng mở rộng SRAM bằng cách sử dụng thiết kế kênh so le giúp giảm chiều cao ô bit — một bước phát triển mà Gambetta cho rằng có thể có ý nghĩa quan trọng đối với khối lượng công việc AI đòi hỏi bộ nhớ băng thông cao, hiệu suất cao đặt gần tài nguyên tính toán.

Thành tựu mở rộng SRAM giải quyết một điểm nghẽn đang gia tăng trong thiết kế chip AI. Gambetta cho biết, khả năng mở rộng SRAM chỉ cải thiện vài phần trăm giữa các thế hệ 3nm và 2nm, khiến mức cải thiện 40% trở thành một sự thay đổi mang tính cấu trúc đối với các kiến trúc sư chip đang thiết kế bộ tăng tốc AI vốn phụ thuộc nhiều vào bộ nhớ trên chip để giảm thiểu việc di chuyển dữ liệu — một trong những nguồn tiêu thụ năng lượng lớn nhất trong suy luận AI.

Huiming Bu, Phó chủ tịch nghiên cứu và phát triển công nghệ silicon tại IBM, cho biết ngành công nghiệp phần lớn đã thu nhỏ bóng bán dẫn theo hai chiều kể từ khi bóng bán dẫn hiệu ứng trường oxit kim loại-bán dẫn được phát minh vào năm 1959. "Đây sẽ là lần đầu tiên trong ngành của chúng ta có thể xếp chồng và so le các bóng bán dẫn theo hướng thẳng đứng," ông nói.

Công việc này đang được tiến hành tại cơ sở nghiên cứu bán dẫn của IBM ở Albany, New York, nơi công ty và các đối tác—bao gồm Lam Research, Tokyo Electron và SCREEN Semiconductor Solutions—đang chuẩn bị triển khai máy quang khắc cực tím khẩu độ số cao từ ASML Holding NV. IBM cho biết High NA EUV sẽ rất quan trọng cho việc mở rộng logic trong tương lai và cũng có thể cải thiện công nghệ nanosheet trước khi nanostack đi vào sản xuất.

IBM chưa tiết lộ các đối tác thương mại hóa cho nanostack, mặc dù hãng đang hợp tác với Rapidus Corp. của Nhật Bản trong sản xuất 2nm. Thành tích của công ty trong việc cấp phép công nghệ chip cho các đối tác bao gồm Samsung cho thấy một mô hình tương tự cho nanostack. TSMC, công ty đã phát triển độc lập bóng bán dẫn nanosheet cho node 2nm sau công trình tiên phong của IBM, đang đối mặt với áp lực phải phát triển giải pháp xếp chồng 3D của riêng mình để duy trì khả năng cạnh tranh.

Đối với các nhà đầu tư, tác động lan tỏa đến nhiều mã cổ phiếu. Bước đột phá của IBM có thể gây áp lực buộc TSMC và Intel phải đẩy nhanh lộ trình dưới 1nm của riêng họ, có khả năng làm tăng chi tiêu R&D trên toàn ngành. Nếu nanostack mang lại mức tăng hiệu suất 50% như dự kiến, nó có thể thay đổi quyết định mua sắm tại các nhà khai thác siêu quy mô—Amazon, Microsoft và Google—những công ty chi hàng chục tỷ đô la hàng năm cho chip AI. Bản thân IBM, mặc dù không phải là nhà sản xuất chip thương mại, sẽ có nguồn thu từ việc cấp phép kiến trúc này, mặc dù công ty chưa công bố các điều khoản tài chính.

Bài viết này chỉ mang tính chất tham khảo và không cấu thành lời khuyên đầu tư.