Micron sẽ thử nghiệm GDDR xếp chồng vào nửa cuối năm 2024
Micron Technology đã khởi xướng việc phát triển sản phẩm bộ nhớ Graphics Double Data Rate (GDDR) xếp chồng theo chiều dọc, nhằm tạo ra một phân khúc mới trong thị trường phần cứng AI cạnh tranh. Công ty dự định triển khai các thiết bị cần thiết và bắt đầu thử nghiệm quy trình vào nửa cuối năm nay. Theo các báo cáo, các nguyên mẫu ban đầu dự kiến sẽ có khoảng bốn lớp GDDR xếp chồng, với các mẫu sản phẩm có thể có sẵn sớm nhất vào năm 2025.
Sáng kiến này tìm cách tạo ra một danh mục bộ nhớ mới giải quyết khoảng trống giữa Bộ nhớ băng thông cao (HBM) đắt tiền, hiệu suất cao và GDDR tiêu chuẩn ít tốn kém, băng thông thấp hơn. Bằng cách xếp chồng các chip GDDR, Micron dự định tăng cường hiệu suất đáng kể trong khi vẫn duy trì lợi thế về chi phí so với HBM, nhắm đến nhu cầu rõ ràng từ các khách hàng bộ tăng tốc AI.
Bộ nhớ mới nhắm đến khoảng cách chi phí-hiệu suất
GDDR theo truyền thống đã được tối ưu hóa cho card đồ họa và máy chơi game, mang lại một mức giá hấp dẫn đã dẫn đến việc áp dụng nó trong một số bộ tăng tốc suy luận AI. Tuy nhiên, các hạn chế về băng thông đã hạn chế việc sử dụng rộng rãi hơn trong các tác vụ AI hiệu suất cao. GDDR xếp chồng của Micron nhằm mục đích khắc phục nút thắt này, cung cấp một giải pháp cụ thể cho nhu cầu mở rộng của các ứng dụng AI.
Bằng cách tạo ra một sản phẩm có hiệu suất vượt trội so với GDDR hiện có nhưng với chi phí thấp hơn HBM, Micron đang trực tiếp đáp ứng nhu cầu thị trường về các giải pháp bộ nhớ đa dạng hóa. Cấp bộ nhớ mới này không chỉ nhắm đến các bộ tăng tốc AI mà còn có tiềm năng cho thị trường card đồ họa chơi game hiệu suất cao, vốn tiếp tục yêu cầu băng thông bộ nhớ lớn hơn.
Micron nhắm đến lợi thế tiên phong so với các đối thủ
Động thái chiến lược của Micron vào GDDR xếp chồng mang lại cho họ một lợi thế đáng kể so với các đối thủ Samsung Electronics và SK Hynix, cả hai đều chưa công khai công bố các kế hoạch phát triển tương tự. Nếu Micron có thể vượt qua thành công các thách thức kỹ thuật và đưa sản phẩm ra thị trường trước, họ có thể thiết lập một rào cản cạnh tranh mạnh mẽ trong phân khúc phụ mới nổi này.
Tuy nhiên, công nghệ này vẫn còn ở giai đoạn sơ khai để sản xuất hàng loạt, tiềm ẩn những rủi ro kỹ thuật đáng kể. Các thách thức chính bao gồm hoàn thiện các phương pháp xếp chồng và kết nối giữa các chip, quản lý tiêu thụ điện năng và đảm bảo tản nhiệt hiệu quả. Hơn nữa, việc kiểm soát chi phí sản xuất sẽ rất quan trọng. Thành công của sản phẩm phụ thuộc vào việc duy trì lợi thế rõ ràng về giá cả-hiệu suất so với HBM, vì nếu không làm được điều đó sẽ làm suy yếu khả năng cạnh tranh trên thị trường. Như một nhà phân tích ngành đã lưu ý, "sự cần thiết của GDDR xếp chồng giờ đây đang trở nên rõ ràng" do sự phát triển của thị trường AI, và động thái của Micron có thể châm ngòi cho một cuộc đua xếp chồng bộ nhớ mới.