Quyết định của Taiwan Semiconductor Manufacturing Co. về việc trì hoãn áp dụng thiết bị sản xuất chip tiên tiến nhất của ASML Holding NV đã gửi những làn sóng xung kích trái chiều qua thị trường bán dẫn, thúc đẩy cổ phiếu của chính họ tăng 5% trong khi xóa sạch gần 17 tỷ USD giá trị thị trường của ASML. Động thái này gây ra sự không chắc chắn về mốc thời gian áp dụng cho ranh giới tiếp theo của ngành trong việc thu nhỏ kích thước, ngay cả khi các nhà phân tích coi việc trì hoãn là vấn đề thời điểm thay vì thay đổi cấu trúc trong nhu cầu.
"Chúng tôi tiếp tục có thể gặt hái lợi ích từ EUV hiện tại," Kevin Zhang, phó giám đốc điều hành chung của TSMC, nói với các phóng viên, gọi các máy EUV High-NA thế hệ tiếp theo là "rất, rất đắt đỏ". Các máy từ nhà sản xuất thiết bị Hà Lan có giá hơn 350 triệu Euro (400 triệu USD), gấp đôi chi phí của các mẫu trước đó, mức giá mà TSMC coi là quá cao để sản xuất hàng loạt cho đến năm 2029.
Phản ứng của thị trường diễn ra ngay lập tức và khác biệt. Cổ phiếu niêm yết tại Mỹ của ASML đã giảm tới 5,5% sau thông báo từ khách hàng lớn nhất của mình. Ngược lại, cổ phiếu TSMC tăng vọt 5% khi các nhà đầu tư thể hiện sự tin tưởng vào chiến lược tăng cường hiệu suất và hiệu quả mà không cần nâng cấp tốn kém. Công ty tiết lộ rằng họ sẽ tận dụng các nút sản xuất A13 và N2U kinh tế hơn, dự kiến lần lượt vào năm 2029 và 2028, cùng với các giải pháp đóng gói tiên tiến.
Sự xoay trục chiến lược này của nhà sản xuất chip lớn nhất thế giới tạo ra một cơ hội tiềm năng cho các đối thủ chính là Intel Corp. và Samsung Electronics Co. Cả hai đều bày tỏ quan điểm tích cực hơn về việc mua công nghệ EUV High-NA, điều có thể cho phép họ thu hẹp khoảng cách công nghệ với TSMC. "Mặc dù TSMC có thể áp dụng High-NA muộn hơn so với dự kiến ban đầu, nhưng điều này mở ra cánh cửa cho các khách hàng đúc và logic khác tiến hành sớm hơn và tạo sự khác biệt," các nhà phân tích của UBS đã viết trong một ghi chú gửi khách hàng.
Cốt lõi trong quyết định của TSMC là một phân tích chi phí-lợi ích phức tạp. Công ty có kế hoạch tiếp tục sử dụng thế hệ công cụ in khắc cực tím (EUV) hiện tại trong khi đẩy lùi các giới hạn của thiết kế chip thông qua các phương tiện khác. Tại hội nghị thượng đỉnh công nghệ Santa Clara gần đây, TSMC đã trình bày chi tiết các kế hoạch xếp chồng đa chip cho phép đóng gói 10 chip máy tính lớn với 20 lớp bộ nhớ băng thông cao vào năm 2028. Đây là một bước nhảy vọt đáng kể so với công nghệ ngày nay, như thấy trong các bộ xử lý như Vera Rubin của Nvidia tích hợp hai chip lớn và tám lớp bộ nhớ. Sự tập trung vào đóng gói tiên tiến này đại diện cho một con đường thay thế để tăng cường hiệu suất khi việc thu nhỏ transistor chậm lại.
Mặc dù TSMC tỏ ra tự tin, nhưng sự trì hoãn của họ không phải là không có rủi ro. Nếu các đối thủ cạnh tranh như Intel hoặc Samsung tích hợp thành công EUV High-NA vào sản xuất hàng loạt sớm hơn, họ có khả năng cung cấp hiệu suất hoặc hiệu quả vượt trội, thách thức sự thống trị thị trường của TSMC. Tuy nhiên, hiện tại, các nhà phân tích tại các công ty như Citigroup đang coi động thái này là phù hợp với cách tiếp cận thận trọng trong chi tiêu vốn lịch sử của TSMC. Họ lưu ý rằng các đơn đặt hàng lớn cho máy High-NA vốn không được mong đợi trước năm 2028, cho thấy phản ứng ban đầu của thị trường có thể đã bị thổi phồng. Quyết định này nhấn mạnh chi phí khổng lồ và ngày càng tăng để duy trì vị thế dẫn đầu trong sản xuất bán dẫn, buộc ngay cả người dẫn đầu ngành cũng phải cân nhắc cái giá của sự tiến bộ.
Bài viết này chỉ nhằm mục đích thông tin và không cấu thành lời khuyên đầu tư.
