Cadence và TSMC thắt chặt hợp tác để tăng tốc chip AI với công nghệ 2nm

Cadence và TSMC đang mở rộng hợp tác để cung cấp cho các nhà thiết kế chip quyền truy cập sớm vào các quy trình sản xuất thế hệ tiếp theo, nhằm cắt giảm thời gian phát triển phần cứng AI mạnh mẽ và hiệu quả hơn.

Cadence Design Systems Inc. (Nasdaq: CDNS) đang mở rộng mối quan hệ lâu dài với Công ty Sản xuất Bán dẫn Đài Loan (TSMC) để thúc đẩy việc phát triển silicon dựa trên trí tuệ nhân tạo. Sự hợp tác này sẽ cung cấp cho các nhà thiết kế chip quyền truy cập sớm vào các công cụ đã được chứng nhận và tài sản trí tuệ (IP) cho các nút quy trình tiên tiến nhất của TSMC, bao gồm các công nghệ A14 và N2 sắp tới, nhằm mục đích giảm số lần lặp lại thiết kế và đẩy nhanh thời gian đưa ra thị trường cho các chip AI và tính toán hiệu năng cao (HPC) phức tạp.

"Nhu cầu ngày càng tăng của khối lượng công việc tính toán AI, kết hợp với chu kỳ thiết kế bị nén lại, đòi hỏi các công nghệ silicon tiên tiến, tiết kiệm năng lượng, các quy trình thiết kế được tinh giản và các IP đã được xác thực trên silicon," Aveek Sarkar, Giám đốc Bộ phận Quản lý Hệ sinh thái và Liên minh tại TSMC cho biết. "Thông qua sự hợp tác của chúng tôi với các đối tác trong hệ sinh thái Open Innovation Platform® (OIP) như Cadence, chúng tôi trao quyền cho khách hàng để tự tin thiết kế silicon tiên tiến bằng các công nghệ quy trình mới nhất của TSMC."

Sự hợp tác này mang lại cho khách hàng quyền truy cập vào bộ công cụ kỹ thuật số và tùy chỉnh/tương tự toàn diện của Cadence, đã được chứng nhận cho các nút N2 và A16 của TSMC. Điều này bao gồm các nền tảng EDA hàng đầu của Cadence như Hệ thống Triển khai Innovus và Virtuoso Studio. Sự hợp tác cũng mở rộng sang lĩnh vực đóng gói tiên tiến, với Nền tảng Cadence Integrity 3D-IC hỗ trợ các công nghệ 3DFabric mới nhất của TSMC, vốn rất quan trọng để xây dựng các hệ thống lớn và phức tạp cần thiết cho AI tạo sinh.

Sự tích hợp sâu hơn này giữa hai công ty là rất quan trọng đối với một ngành công nghiệp đang phải vật lộn với chi phí và sự phức tạp khổng lồ khi thiết kế ở giới hạn của Định luật Moore. Đối với các công ty như Nvidia, Arm và các startup máy tăng tốc AI mới nổi, việc có các công cụ và IP được tối ưu hóa và xác thực cho các quy trình sản xuất mới nhất của TSMC có thể rút ngắn nhiều tháng trong chu kỳ phát triển và giảm rủi ro lỗi chip tốn kém, một lợi thế quan trọng trong thị trường phần cứng AI chuyển động nhanh.

Các Nút Thế hệ Tiếp theo và AI Tác nhân

Một trọng tâm chính của sự hợp tác là làn sóng công nghệ quy trình tiếp theo của TSMC, bao gồm các nút A14 và N2. A14 của TSMC là một sự thu nhỏ trực tiếp từ công nghệ A16, mang lại mức tiết kiệm diện tích 6% với khả năng tương thích hoàn toàn các quy tắc thiết kế, cho phép chuyển đổi mượt mà hơn cho khách hàng. Quy trình N2, quy trình đầu tiên của TSMC sử dụng bóng bán dẫn nanosheet, cũng đang được cập nhật với N2U, mang lại hiệu suất cao hơn và giảm điện năng tiêu thụ.

Cadence đang chuẩn bị phần mềm của mình cho các nút tương lai này bằng cách phát triển cái mà họ gọi là các quy trình thiết kế "sẵn sàng cho tác nhân". Điều này bao gồm việc tích hợp AI tác nhân (agentic AI) vào các công cụ EDA của mình, một chiến lược mà công ty gọi là "Thiết kế cho AI và AI cho Thiết kế". Mục tiêu là chuyển từ việc các kỹ sư vận hành công cụ thủ công sang việc một tác nhân AI điều phối toàn bộ quá trình thiết kế chip, từ ý tưởng ban đầu đến phê duyệt cuối cùng.

"Sáng tạo silicon AI tại các nút tiên tiến đòi hỏi một cách tiếp cận sẵn sàng phê duyệt (signoff-ready) trải dài trong toàn bộ chu kỳ thiết kế và mở rộng quy mô từ SoC đến chiplet và kiến trúc 3D-IC," Chin-Chi Teng, phó chủ tịch cấp cao kiêm tổng giám đốc tại Cadence cho biết. "Thông qua sự hợp tác với TSMC, chúng tôi đang thúc đẩy chiến lược Thiết kế cho AI và AI cho Thiết kế bằng cách hợp nhất các quy trình đã được chứng nhận với IP đã được chứng minh trên silicon."

Động lực Khách hàng và Bối cảnh Cạnh tranh

Sự hợp tác này đang nhận được sự ủng hộ từ khách hàng. Thông cáo báo chí nhấn mạnh các công ty đi đầu và các công ty chính thống đang tích cực thiết kế trên các công nghệ 3nm và 2nm của TSMC. Positron, một startup về máy tăng tốc suy luận AI, đang sử dụng IP PCIe 6.0 của Cadence trên quy trình N3P của TSMC. Điều này nhấn mạnh tầm quan trọng của việc có IP giao diện tốc độ cao được xác thực trước, vốn là một nút thắt cổ chai đáng kể trong thiết kế chip.

Sự hợp tác này giúp Cadence và TSMC duy trì vị thế dẫn đầu trước sự cạnh tranh ngày càng tăng. Trong khi TSMC là xưởng đúc thống trị cho các chip AI tiên tiến, họ cũng phải đối mặt với những thách thức từ Samsung Foundry và Intel Foundry Services đang hồi sinh. Bằng cách hợp tác chặt chẽ với các đối tác hệ sinh thái then chốt như Cadence, TSMC tạo ra một nền tảng gắn kết hơn cho các nhà thiết kế chip, khiến các đối thủ cạnh tranh khó giành được chỗ đứng hơn. Đối với Cadence, việc tích hợp chặt chẽ với lộ trình của TSMC đảm bảo các công cụ của họ vẫn không thể thiếu đối với các công ty đang chế tạo những con chip tiên tiến nhất, một thị trường trị giá hàng tỷ đô la mỗi năm.

Bài viết này chỉ mang tính chất thông tin và không cấu thành lời khuyên đầu tư.