TSMC, ASML의 최신형 4억 달러 규모 칩 제조 장비 도입 연기

TSMC는 유닛당 3억 5,000만 유로(약 4억 달러)에 달하는 막대한 가격 때문에 ASML의 최신 및 최첨단 칩 제조 장비 도입을 2029년 이후로 연기할 예정입니다. 세계 최대의 파운드리 업체인 TSMC가 차세대 A13 및 N2U 칩에 기존 극자외선(EUV) 리소그래피 기술을 고수하기로 한 결정은 ASML에 잠재적인 악재가 될 수 있으며, 새로운 하이-NA(고수치구경) EUV 툴을 조기에 도입한 인텔과 같은 경쟁사들과의 전략적 차별화를 의미합니다.

TSMC의 케빈 장 부공동운영책임자(COO)는 최근 인터뷰에서 현재 전략의 비용 효율성을 강조하며 "우리는 여전히 기존 EUV 툴에서 가치를 얻을 수 있습니다"라고 말했습니다. "차세대 하이-NA EUV는 매우, 매우 비싸기 때문입니다."

TSMC는 고성능 컴퓨팅 및 AI 애플리케이션을 겨냥한 A13 공정을 기존 EUV 장비를 사용하여 2029년까지 생산에 들어갈 계획입니다. 이 회사는 ASML의 값비싼 신형 하드웨어 없이도 애플과 엔비디아 같은 고객을 위해 더 작고 빠른 칩을 계속 제공할 수 있다고 믿고 있습니다. 이러한 접근 방식은 기존 기술에서 더 많은 성능을 끌어내는 데 의존하며, 이는 TSMC의 강력한 연구 개발 능력을 입증하는 것입니다.

이러한 지연은 TSMC에게 계산된 위험을 의미하며, 잠재적으로 경쟁사들이 기술적 우위를 점할 수 있게 할 수 있습니다. 인텔은 이미 첫 번째 하이-NA EUV 장비 설치를 시작하여 제조 리더십을 되찾기 위한 입지를 다지고 있습니다. ASML에게 TSMC의 결정은 대만 거대 기업이 최대 고객이라는 점에서 뼈아픈 타격입니다. 그러나 ASML의 CEO 크리스토프 푸케는 회사가 산업의 병목 현상이 되는 것을 "가능한 모든 수단을 동원해 피할 것"이며 한 고객이 지연하더라도 다른 지역이 그 용량을 흡수할 것이라며 자신감을 유지하고 있습니다.

하이-NA EUV 도박

문제의 핵심은 하이-NA EUV 기술의 비용 대비 효율 분석에 있습니다. 이 장비들은 더 작고 정교한 회로를 프린팅할 것을 약속하며, 이는 무어의 법칙을 연장하는 핵심 요소입니다. 하지만 대당 4억 달러가 넘는 가격은 엄청난 자본 지출을 의미합니다. TSMC의 공개적인 망설임은 성능 향상이 아직 기존 EUV 장비 가격의 두 배를 정당화하지 못할 수도 있음을 시사합니다.

대신 TSMC는 여러 칩을 결합하여 AI를 위한 더 강력한 시스템을 만드는 첨단 패키징 기술을 통해 성능 향상을 제공하는 데 집중하고 있습니다. 그러나 이러한 멀티 다이(multi-die) 방식은 방열 및 재료 응력을 포함한 자체적인 기술적 장애물을 안고 있으며, 분석가들은 TSMC가 아직 이에 대해 공개적으로 완전히 해결하지 못했다고 지적합니다. 테크인사이츠의 부회장 댄 허치슨은 "무어의 법칙은 패키지 내 단일 다이에서 멀티 다이 형태로 변모하고 있습니다"라며 업계의 변화를 강조했습니다.

인텔을 위한 전략적 기회

TSMC가 머뭇거리는 동안 인텔은 하이-NA EUV를 통해 공격적으로 나아가고 있습니다. 미국 칩 제조사인 인텔의 조기 도입은 4년 내 5개의 새로운 공정 노드를 달성하고 제조 역량을 회복하려는 전략의 초석입니다. 신기술을 가장 먼저 활용함으로써 인텔은 우수한 성능을 제공하고 대량 구매 고객을 유치하여 TSMC의 시장 지배력에 직접 도전하기를 희망하고 있습니다.

이러한 전략적 차이는 향후 몇 년 동안 중요한 경쟁 구도를 형성할 것입니다. 인텔이 하이-NA EUV를 통해 명확한 성능 및 비용 우위를 증명할 수 있다면 TSMC는 도입 일정을 앞당겨야 할 수도 있습니다. 반대로, 기존 기술 최적화와 첨단 패키징을 활용하는 TSMC의 전략이 더 경제적이고 고객 요구에 충분한 것으로 증명된다면 인텔의 막대한 투자는 회수하는 데 더 오랜 시간이 걸려 재무 성과에 영향을 미칠 수 있습니다. 반도체 업계는 칩 제조의 미래를 건 어느 거물의 도박이 승리할지 예의주시할 것입니다.

이 기사는 정보 제공 목적으로만 작성되었으며 투자 조언을 구성하지 않습니다.