Edgen Stock·Mar 03 2026, 12:45SK하이닉스는 차세대 HBM4 메모리를 위한 혁신적이고 저비용의 패키징 기술을 개발 중이며, 엔비디아와 같은 최고 고객사의 엄격한 성능 요구사항을 직접 겨냥하고 있다. 새로운 아키텍처는 메모리 스택의 물리적 구조를 수정하여 신호 무결성 및 전력 효율성을 향상시키는 것을 목표로 하며, 이는 치열한 AI 하드웨어 시장에서 상당한 경쟁 우위를 확보할 수 있다.
SK하이닉스는 엔비디아가 제시한 까다로운 성능 사양을 충족하기 위해 차세대 HBM4 메모리를 위한 새로운 패키징 아키텍처를 개발 중이다. 주요 과제는 HBM4 설계에서 비롯되는데, 이전 세대에 비해 입출력(I/O) 수가 2048로 두 배 증가했다. 이러한 밀도는 신호 간섭의 위험을 크게 높이고 하단 로직 칩에서 상단 DRAM 레이어로의 전력 공급을 복잡하게 만들어, 패키징 구조의 근본적인 재설계를 필요로 한다.
SK하이닉스의 솔루션은 현재 검증 단계에 있으며, 두 가지 주요 구조적 변화를 포함한다. 첫째, 기존의 칩 박막화 공정과 달리 DRAM 칩의 두께를 늘린다. 이는 스택의 물리적 안정성을 향상시키고 외부 스트레스로 인한 수율 손실을 줄여, HBM4의 775 마이크로미터 총 높이 요구사항 내에서 성능을 유지하는 데 중요한 요소이다. 둘째, 더 두꺼워진 칩을 보완하기 위해 이 기술은 DRAM 레이어 간 거리를 줄인다. 이러한 근접성은 데이터 전송 속도를 향상시키고 메모리 스택을 작동시키는 데 필요한 전력을 낮춘다.
이 접근 방식의 가장 중요한 상업적 이점은 새로운 장비나 공정 흐름에 막대한 자본 지출을 요구하지 않고도 성능을 향상시킬 수 있는 잠재력이다. SK하이닉스가 이 기술을 성공적으로 확장할 수 있다면, 경쟁사인 삼성과 마이크론에 대한 선두 위치를 공고히 할 수 있을 것이다. 그러나 이 회사는 여전히 대량 생산이라는 과제에 직면해 있다. 특히, 더 좁은 층 간격은 보호용 몰드 언더필(MUF) 재료를 균일하게 주입하기 어렵게 만들며, 이는 결함을 방지하는 데 중요한 단계이다. 이 난관을 극복하는 것이 상용화 시기를 결정할 것이다.
