La decisión de Taiwan Semiconductor Manufacturing Co. de retrasar la adopción de los equipos de fabricación de chips más avanzados de ASML Holding NV envió ondas de choque contradictorias al mercado de semiconductores, impulsando sus propias acciones un 5% y borrando casi 17.000 millones de dólares del valor de mercado de ASML. El movimiento genera incertidumbre sobre el calendario de adopción de la próxima frontera de la industria en miniaturización, aunque los analistas consideran el retraso como una cuestión de tiempo más que como un cambio estructural en la demanda.
"Seguimos siendo capaces de cosechar los beneficios de la EUV actual", dijo a los periodistas Kevin Zhang, subdirector de operaciones de TSMC, calificando las máquinas EUV High-NA de próxima generación como "muy, muy caras". Las máquinas del fabricante holandés de equipos tienen un precio superior a 350 millones de euros (400 millones de dólares), aproximadamente el doble del coste de los modelos anteriores, un precio que TSMC ha considerado prohibitivo para la producción en masa hasta 2029.
La reacción del mercado fue inmediata y divergente. Las acciones de ASML que cotizan en EE. UU. cayeron hasta un 5,5% tras el anuncio de su mayor cliente. En cambio, las acciones de TSMC subieron un 5%, ya que los inversores mostraron confianza en su estrategia para mejorar el rendimiento y la eficiencia sin la costosa actualización. La empresa reveló que aprovecharía sus nuevos nodos de fabricación A13 y N2U, más económicos, previstos para 2029 y 2028 respectivamente, junto con soluciones de empaquetado avanzado.
Este giro estratégico de la mayor fundición del mundo crea una apertura potencial para sus principales rivales, Intel Corp. y Samsung Electronics Co. Ambos han expresado opiniones más positivas sobre la adquisición de la tecnología EUV High-NA, lo que podría permitirles cerrar la brecha tecnológica con TSMC. "Aunque TSMC podría adoptar High-NA más tarde de lo que esperábamos inicialmente, esto abre la puerta a que otros clientes de fundición y lógica se muevan antes y se diferencien", escribieron los analistas de UBS en una nota a los clientes.
El análisis coste-beneficio
En el centro de la decisión de TSMC se encuentra un complejo análisis coste-beneficio. La empresa tiene previsto seguir utilizando su actual generación de herramientas de litografía por ultravioleta extrema (EUV) mientras amplía los límites del diseño de chips por otros medios. En su reciente simposio tecnológico de Santa Clara, TSMC detalló planes para el apilamiento de múltiples chips que le permitiría empaquetar 10 grandes chips de computación con 20 pilas de memoria de gran ancho de banda para 2028. Se trata de un salto significativo respecto a la tecnología actual, presente en procesadores como el Vera Rubin de Nvidia, que integra dos grandes chips y ocho pilas de memoria. Este enfoque en el empaquetado avanzado representa una vía alternativa para aumentar el rendimiento a medida que se ralentiza la miniaturización de los transistores.
Un riesgo calculado
Aunque TSMC proyecta confianza, su retraso no está exento de riesgos. Si competidores como Intel o Samsung logran integrar con éxito la tecnología EUV High-NA en su fabricación de gran volumen antes, podrían ofrecer un rendimiento o una eficiencia superiores, desafiando el dominio del mercado de TSMC. Por ahora, sin embargo, los analistas de firmas como Citigroup enmarcan el movimiento como coherente con el enfoque históricamente cauteloso de TSMC respecto al gasto de capital. Señalaron que no se esperaban pedidos significativos de las máquinas High-NA antes de 2028 de todos modos, lo que sugiere que la reacción inicial del mercado puede haber sido exagerada. La decisión subraya el inmenso y creciente coste de mantenerse en la vanguardia de la fabricación de semiconductores, obligando incluso al líder de la industria a sopesar el precio del progreso.
Este artículo tiene fines meramente informativos y no constituye asesoramiento de inversión.
