AMD está invirtiendo más de 10.000 millones de dólares para resolver el mayor cuello de botella en la infraestructura de IA: el empaquetado avanzado de chips.
AMD está invirtiendo más de 10.000 millones de dólares para resolver el mayor cuello de botella en la infraestructura de IA: el empaquetado avanzado de chips.

(P1) Advanced Micro Devices está invirtiendo más de 10.000 millones de dólares en todo el ecosistema de semiconductores de Taiwán para asegurar una cadena de suministro crítica para su hardware de IA de próxima generación, un movimiento directo para abordar el cuello de botella del empaquetado avanzado antes de los lanzamientos de productos importantes. La inversión, anunciada el 21 de mayo, tiene como objetivo escalar la fabricación de interconexiones de alto ancho de banda y eficiencia energética, esenciales para los futuros centros de datos de IA.
(P2) "A medida que se acelera la adopción de la IA, nuestros clientes globales están escalando rápidamente la infraestructura de IA para satisfacer la creciente demanda de computación", dijo la Dra. Lisa Su, presidenta y directora ejecutiva de AMD. "Al combinar el liderazgo de AMD en computación de alto rendimiento con el ecosistema de Taiwán y nuestros socios globales estratégicos, estamos habilitando una infraestructura de IA integrada a escala de rack que ayuda a los clientes a acelerar el despliegue de sistemas de IA de próxima generación".
(P3) La inversión profundiza la colaboración con firmas de empaquetado clave de Taiwán, incluyendo ASE Technology Holding y Siliconware Precision Industries (SPIL), para desarrollar y calificar interconexiones de puente 2.5D basadas en obleas de próxima generación. Esta tecnología, llamada Elevated Fanout Bridge (EFB), está diseñada para aumentar el ancho de banda de interconexión y la eficiencia energética de las próximas CPU EPYC de 6.ª generación de AMD, con el nombre en clave "Venice".
(P4) Todo este esfuerzo está diseñado para garantizar el despliegue a tiempo de la plataforma a escala de rack AMD Helios en la segunda mitad de 2026. La plataforma, que cuenta con las GPU Instinct MI450X y las CPU "Venice" de AMD, está dirigida a despliegues de IA de varios gigavatios, lo que hace que el éxito de estas asociaciones de empaquetado sea fundamental para la capacidad de AMD de capturar una mayor cuota del mercado de infraestructura de IA.
La estrategia de AMD se centra en resolver una limitación física clave en los sistemas de IA: cómo mover cantidades masivas de datos entre chips de forma rápida y eficiente. La empresa se está centrando en la arquitectura Elevated Fanout Bridge (EFB), una tecnología de empaquetado 2.5D que aumenta la densidad de interconexión y mejora la eficiencia energética. Esto permite sistemas más rápidos y eficientes que ofrecen un mayor rendimiento por vatio.
La colaboración con ASE y SPIL se centra en la industrialización de esta tecnología EFB basada en obleas. "Nuestra colaboración con AMD en la tecnología Elevated Fanout Bridge representa un paso significativo en el escalado del empaquetado avanzado para aplicaciones de alto volumen", dijo Steven Tsai, vicepresidente sénior de ventas en ASE. En un esfuerzo paralelo, AMD anunció que ha calificado la primera interconexión EFB basada en paneles 2.5D de la industria con su socio PTI, un hito que respalda la interconexión de alto ancho de banda a una escala mayor y con un costo mejorado.
Los avances en el empaquetado no ocurren en el vacío; son fundamentales para el ambicioso sistema a escala de rack AMD Helios de AMD. Los principales fabricantes de diseño original (ODM), incluidos Sanmina, Wiwynn, Wistron e Inventec, están construyendo sistemas basados en Helios. Estas plataformas integrarán los chips de IA insignia de AMD —la GPU Instinct MI450X y la CPU EPYC de 6.ª generación— con su pila de software abierto ROCm.
El objetivo es ofrecer un sistema totalmente integrado que permita a los clientes ejecutar cargas de trabajo de IA más grandes y complejas, optimizando al mismo tiempo la potencia y la eficiencia. El respaldo público de una amplia gama de socios de la cadena de suministro, desde empaquetadores como ASE y SPIL hasta proveedores de sustratos como Unimicron y Nan Ya PCB, señala un esfuerzo coordinado para prepararse para la fabricación de alto volumen antes de la ventana de lanzamiento de la segunda mitad de 2026. La inversión reduce el riesgo de la rampa de producción, un paso crucial mientras AMD compite con la agresiva hoja de ruta de hardware de Nvidia. No cumplir con el cronograma de 2026 o no calificar la tecnología EFB a escala representaría un riesgo significativo para los ingresos y las ambiciones de participación de mercado de AMD en el espacio de la IA.
Este artículo tiene únicamente fines informativos y no constituye asesoramiento de inversión.